Ин СР НАНД капија бистабилна коло, недефинисани улазни услов СЕТ = '0' и РЕСЕТ = '0' је забрањен. То је недостатак СР јапанке. Ова држава:
- Заобиђите радњу закључавања повратне информације.
- Присилите оба излаза да буду 1.
- Губите контролу на улазу, који прво иде на 1, а други улаз остаје '0' којим се контролише резултујуће стање резе.
Треба нам инвертер да се то не догоди. Повезујемо претварач између улаза Сет и Ресет за производњу другог типа флип флоп кола тзв Д флип флоп , Кашњење флип флоп, Д-тип бистабилни, Д-тип флип флоп.
питхон штампа на 2 децимале
Д флип флоп је најважнији флип флоп од осталих типова са тактом. Обезбеђује да у исто време оба улаза, тј. С и Р, никада нису једнаки 1. Делаи флип-флоп је дизајниран коришћењем затвореног СР флип-флоп са претварачем повезаним између улаза који омогућава један улаз Д (подаци).
Овај појединачни улаз података, који је означен као 'Д' који се користи уместо 'Сет' улаза, а за комплементарни улаз 'Ресет', користи се претварач. Дакле, ниво осетљив Д-тип или Д флип флоп је конструисан од СР флип флопа осетљивог на ниво.
Дакле, овде С=Д и Р= ~Д(комплемент од Д)
Блок дијаграм
Цирцуит Диаграм
Знамо да СР флип-флоп захтева два улаза, то јест, један за 'СЕТ' излаз и други за 'РЕСЕТ' излаз. Коришћењем претварача можемо подесити и ресетовати излазе са само једним улазом јер се сада два улазна сигнала допуњују. У СР флип флопу, када су оба улаза 0, то стање више није могуће. То је двосмисленост која се уклања комплементом у Д-флип флопу.
У Д флип флопу, појединачни улаз 'Д' се назива улазом 'података'. Када је улаз података подешен на 1, флип флоп би био подешен, а када је постављен на 0, флип флоп би се променио и постао ресетован. Међутим, ово би било бесмислено јер би се излаз флип флопа увек мењао при сваком импулсу примењеном на овај улаз података.
10 од 100.00
Улаз 'ЦЛОЦК' или 'ЕНАБЛЕ' се користи да би се ово избегло за изоловање улаза података из кола за закључавање флип флоп-а. Када је улаз сата постављен на тачно, Д улазни услов се копира само на излаз К. Ово чини основу другог секвенцијалног уређаја који се назива Д флип флоп .
Када је улаз сата постављен на 1, 'сет' и 'ресет' улази флип-флопа су постављени на 1. Тако да неће променити стање и сачувати податке присутне на свом излазу пре него што је дошло до транзиције такта. Једноставним речима, излаз је 'закачен' на 0 или 1.
Табела истине за флип флоп типа Д
Симболи ↓ и ↑ означавају смер импулса сата. Д-тип флип флоп претпоставио је ове симболе као окидаче на ивици.